(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-282095

(43)公開日 平成7年(1995)10月27日

(51) Int.Cl.8

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 17/50

7623-5L

G06F 15/60

360 K

審査請求 未請求 請求項の数3 〇L (全 16 頁)

(21)出願番号

特願平6-70383

(22)出願日

平成6年(1994)4月8日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 藤澤 久典

神奈川県川崎市中原区上小田中1015番地

當士通株式会社内

(74)代理人 弁理士 長谷川 文廣 (外2名)

(54) 【発明の名称】 回路遅延時間演算装置


(57)【要約】

【目的】 組合せ回路の遅延時間を演算する遅延時間演算装置に関し、高速にかつ正確に最大もしくは最小遅延時間を算出することを目的とする。

【構成】 回路データを入力する入力部(1')と、配線および素子の遅延時間を保持する配線/素子遅延時間保持部(2)と、回路データを保持する回路データ保持部(3)と、回路の遅延時間を演算する遅延時間演算部(4)と、回路の遅延時間の演算結果を出力する出力部(5)とを備え、遅延時間演算部(4)は回路に入力される外部入力パターンの論理が回路の各ノードに伝播する論理を解析する論理解析部(10)は、ノードの論理を与える外部入力パターンの有無を判定し、ノードの論理を実現する外部入力パターンが存在する論理のみにより最大遅延時間を算出する構成をもつ。

Best Available Copy

本発明の基本構成



ある。

【特許請求の範囲】

【請求項1】 回路データを入力する入力部(1')と,配線および素子の遅延時間を保持する配線/素子遅延時間保持部(2)と,回路データを保持する回路データ保持部(3)と,回路の遅延時間を演算する遅延時間演算部(4)と,回路の遅延時間の演算結果を出力する出力部(5)とを備え,該遅延時間演算部(4)は回路に入力される外部入力パターンの論理が回路の各ノードに伝播する論理を解析する論理解析部(10)を備え,該論理解析部(10)は,ノードの論理を与える外部入力パターンの有無を判定し,該ノードの論理を実現する外部入力パターンが存在する論理のみにより最大遅延時間を算出することを特徴とする回路遅延時間演算装置。

【請求項2】 請求項1において,該論理解析部(10) は,ノード毎に該ノードの論理を与える外部入力パターンの論理を求める論理式もしくは論理情報を保持し,素子の出力論理を与える素子の入力側のノードの論理を実現する外部入力パターンの有無を該素子の入力側のノードの論理式もしくは論理情報に基づいて判定することを特徴とする回路遅延時間演算装置。

【請求項3】 回路データを入力する入力部(1')と,配線および素子の遅延時間を保持する配線/素子遅延時間保持部(2)と,回路データを保持する回路データ保持部(3)と,回路の遅延時間を演算する遅延時間演算部(4)と,回路の遅延時間の演算結果を出力する出力部(5)とを備え,該遅延時間演算部(4)は,二分決定グラフ法により素子の入力端子および配線等のノードの論理を実現する外部入力パターンを求める論理解析部(10)を備え,該二分決定グラフにより各ノードのグラフ求め,求めたグラフの葉にその葉の論理を伝播する遅延時間を付加し,対象ノードと該対象ノードの前段ノードとの論理関係および前段のノードの遅延時間に基づいて対象ノードのグラフと遅延時間を求めることを特徴とする回路遅延時間演算装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、組合せ回路の遅延時間 を演算する回路遅延時間演算装置に関する。コンピュー 夕を利用して回路設計する場合、回路の入出力間の遅延 時間を求める必要がある。回路が複雑な場合にはこのよ うな遅延時間の計算は膨大な計算量を必要とするので、 効率的な演算装置が望まれる。

[0002]

【従来の技術】組合せ回路の入出力の遅延時間を算出する従来の方法は、次の通りである。まず、各ゲートの入出力端子間の最大(もしくは最小)遅延時間とゲートの最大(もしくは最小)遅延時間を求めておく(遅延時間は最大遅延時間と,最小遅延時間を求める場合の2通りがあるが、以下、最大遅延時間について説明する。最小遅延時間についても方法は同じである)。

【0003】図18を参照して従来の遅延時間算出方法 を説明する。図18において,110はアンドゲートで

【0004】111はインバータである。112は前段 回路である。a1, a3は外部入力端子である。

【0005】 a_2 , a_4 はゲート入力端子であって, アンドゲート 110の入力端子である。 a_5 はゲート出力端子であって, アンドゲート 110の出力端子である。

【0006】 a_6 はゲート入力端子であって、インバー 10 夕の入力端子である。 a_7 はゲート出力端子であって、インバータ111の出力端子である。 a_8 は外部出力端子である。

【0007】外部入力端子 a_1 , a_3 と外部出力端子 a_8 間の遅延時間を算出する。アンドゲート1100 a_2 , a_5 間および a_4 , a_5 間およびインバータ11 $10a_6$, a_7 間の遅延時間はあらかじめ求めておく。また,配線 a_1 a_2 ,配線 a_3 a_4 ,配線 a_5 a_6 ,配線 a_7 a_8 の遅延時間もあらかじめ求めておく。

【0008】まず、各外部入力端子a₁、a₃から対象 20 ゲート110、111のゲート入力端子までの最大遅延 時間にそのゲート入力端子からそのゲート出力端子まで の遅延時間を加算したもののうち最大のものをその対象 ゲートのゲート出力端子までの最大遅延時間とする。

【0009】例えば図18の場合, a_1a_2 間の遅延時間に a_2a_5 の遅延時間を加算した遅延時間と, a_3a_4 間の遅延時間に a_4a_5 の遅延時間を加算した遅延時間のうち大きい方を a_5 の最大遅延時間 t_5 とする。

【0010】次に、求めたゲート出力端子 a_5 の最大遅延時間 t_5 に、そのゲート出力端子 a_5 の接続先のゲート入力端子 a_6 までの遅延時間を加算したものをそのゲート入力端子 a_6 の最大遅延時間 t_6 とする。

【0011】さらに、インパータ111に対して同様の手順で遅延時間を求め、外部入力端子a₁, a₃ から外部出力端子a₈ までの最大遅延時間を求める。

[0012]

【発明が解決しようとする課題】従来の回路の遅延時間 算出方法は、ゲート出力端子の遅延時間を算出する場 合、対象ゲートのゲート入力端子の論理パターン (ゲー ト入力パターン)を全ての論理の組み合わせに基づいて 40 求めていた。

【0013】例えば、図18の回路の場合に、外部入力端子 a_1 , a_3 の前に別の回路(例えばEOR)の出力は(0, 0) か(1, 1) でしかないものとする。このとき、アンドゲート110での遅延時間は、ゲート入力パターンが(0, 0)、(1, 1) である場合のみを考慮して最大遅延時間を算出すれば良いが、従来は、それ以外のあらゆる論理の組み合わせのパターンに基づいて最大遅延時間を求めていた。

【0014】そのため、有り得ないゲート入力パターン 50 に対しても遅延時間を計算することとなり、実際以上に

2

最大遅延時間を過大に見積もったり、最小遅延時間を過小に見積もったりすることがあった。また、演算速度を低下させてもいた。

【0015】本発明は、高速にかつ正確に最大もしくは 最小遅延時間を算出することのできる回路遅延時間演算 装置を提供することを目的とする。

[0016]

【課題を解決するための手段】本発明は,各ノード(外部入力端子,ゲート入力端子,ゲート出力端子,外部出力端子,配線端子等)の論理値を実現する対象入力端子の論理パターンを記憶し,直前に接続しているノードの遅延時間からそのノードの遅延時間を計算するにあたっては,実際に実現するパターンのみを考慮して計算するようにした。

【0017】前段のノードから、対象ノードの遅延時間を計算する方法は次の通りである。ノードがゲート出力端子の場合、まずゲート入力端子の論理値の組み合わせに対して、その組合せが実現するような外部入力パターン(外部入力端子の入力パターン)が存在するかどうかチェックする。もし存在すればその外部入力パターンの組み合わせに対するゲート出力端子の論理および遅延時間を計算する。もし、要求している遅延時間が最大遅延時間であれば、当ゲートの論理を実現するゲート入力パターンの最大遅延の中から、最大遅延のものをその論理の最大遅延とする。また、要求している遅延時間が最小遅延であれば、当ゲートの論理を実現するゲート入力端子の各パターンの最小遅延のものをその論理の最小遅延とする。

【0018】一方、ノードがゲート入力端子の場合には、当ノードに繋がっているゲート出力端子の遅延に、配線遅延を加えたものを、当ノードの遅延時間とする。配線による伝播では論理は変化しないので各論理を実現する外部入力パターンの組に変化はない。

【0019】また、本発明は、このように遅延時間を求めるために必要なノード論理の判定を論理式もしくは論理情報の記憶による場合の他に、二分決定グラフ法により必要な論理のみを求める場合の両方で実現した。

【0020】図1の本発明の基本構成の説明に先立ち、二分決定グラフ法による場合について説明する。図2(a)は二分決定グラフ法の説明図である(ナンドゲートの場合)。

【0021】図2(a)に示すように、二分決定グラフ(以下、グラフと称する)は節(〇)と枝(節(〇)と 葉(正方形)を結ぶ線)、葉(正方形)からなっている。節は入力変数に対応しており、二本の枝を持っている。二本の枝は各節の入力変数の論理値に対応しており、別の節または葉に繋がっている。入力変数の間には優先順位が付けられており、もとの節(A)の入力変数の方が枝を介して接続している節(B)の入力変数より優先順位が高いものとする。また、葉は、考慮している

ノードの論理値の最大または最小遅延情報を持っている。二分決定グラフ法はルートと呼ぶ節をもっており、ルートから葉までの経路(優先順位の低い変数(優先順位の低い節の変数)から高い変数(優先順位の高い節の変数)の節へ行くような経路は考慮しない)は、その経路の節が経路上の論理をとった場合に、到達した葉に対応した論理値を持つことを表している。枝に沿って記述してある数字は、その枝をもつ節の入力変数の論理を表している。正方形(葉)の中は出力論理で、その下の括10 弧で括られた数値は遅延時間を示している。入力変数の

優先順位はAの方が高い。

【0022】前段のノードのグラフから、当ノードのグ ラフを作成する手法は以下の通りである。ノードがゲー ト出力端子の場合、まずゲート入力端子のグラフに対し てゲートの論理演算を行うことにより, 当ノードの論理 値を表現するグラフを作成する(作成方法は(「"Gr aph-Based Algorithms forB oolean Function Manipulat ion", Rndal E. Bryant, IEEE Transaction on Computers. Vol. C-35, No8, pp677 \sim 691, 19 86,8」参照)。グラフ同士の演算により新しいグラ フを作成する過程において,新しく得られるグラフの葉 の遅延時間については、その葉が得られる (その葉の論 理を実現する) ゲートの入力端子の論理の組み合わせパ ターンが入力した際の最大 (最小) 遅延時間を, その葉 の遅延時間とする。また、葉のリダクション (同じ論理 をもつ葉を一つにまとめる (図2 (b)参照) 場合には, もし要求している遅延時間が最大遅延時間であれば、最 30 大遅延のものをその論理の最大遅延とし、要求している 遅延が最小遅延であれば、最小遅延のものをその論理の 最小遅延とする。この処理をグラフ演算に付加すること により該当ノードのグラフと遅延時間が求められる。 【0023】一方ノードがゲートの入力端子の場合に

は,当ノードに繋がっているゲートの出力端子のグラフの各論理の遅延に配線による遅延を加えたものを,当ノードのグラフとする。

【0024】図1は本発明の基本構成を示す図である。図1において、1は回路遅延時間演算装置である。

(0 【0025】2は配線/素子遅延時間保持部であって、配線の遅延時間と素子(ゲート等)の遅延時間を保持するものである。3は回路データ保持部であって、ノードの結合情報であるネットリスト、回路特性を示すパラメータ等の回路データを保持するものである。

【0026】4は遅延時間演算部であって,回路の遅延時間を演算するものである。5は出力部であって,演算結果を出力するものである。遅延時間演算部4において,10は論理解析部であって,各ノードにおける論理を解析するものであり,各ノードの論理を与える外部入力パターン(外部入力端子に与えられる入力変数の組)

の論理を求めるための論理式もしくは論理情報(真理値表等)をノード毎に求め、外部入力端子の論理を実現する外部入力パターンの有無を判定するものである。あるいは、二分決定グラフを求めるものである。

【0027】11は演算部であって、ノードの有効パターン(ノードの論理を実現する外部入力パターンが存在するノードの論理パターン)に基づいて遅延時間を算出するものである。

【0028】12は最大もしくは最小遅延時間判定部であって、計算された遅延時間最大もしくは最小遅延時間を求めるものである。13はパターン遅延時間保持部であって、ノードの論理を与える外部入力パターンを求めるための論理式もしくは論理情報を保持するとともに、最大遅延時間を保持するものである。

[0029]

【作用】図1の本発明の基本構成の動作を説明する。図 1において, 例えば, 外部出力端子から外部入力端子に 向かって各ノードを遡り、論理解析部10は外部入力端 子から近いノードから順番に対象ノードの遅延時間およ び論理式もしくは論理情報(ノードの論理を実現する外 部入力パターンを求めるための論理式もしくは論理情報 であって、以後単に論理式もしくは論理情報と称する) を求める。そして、ノードの論理特性により決められる ノードの論理を実現する外部入力パターンの有無を判定 する。そして、演算部11は、ノードの遅延時間を求め るのに必要なノードの論理のうち外部入力パターンの存 在するノードの論理についてのみ, その論理が伝播する 遅延時間を算出する。最大もしくは最小遅延時間判定部 12は求められた遅延時間のうち対象ノードで最大(も しくは最小) のものを求める。パターン遅延時間保持部 13はその対象ノードの論理式もしくは論理情報および 最大遅延時間を保持する。

【0030】以上の処理を外部入力端子に近いノードから外部出力端子まで順番に繰り返し、外部出力端子の最大もしくは最小遅延時間を求め、出力部5に出力する。図3の回路により具体的に説明する。ゲート G_4 に着目する。ゲート G_4 のゲート入力端子 a_{11} , a_{13} (いずれもノード)について考える。外部入力パターン(a, b, c)に対して a_{11} の論理を1とする論理式は(a)・

【0031】一方、ゲート G_4 の出力を1とする入力端子 a_{11} , a_{13} のとる論理パターンは(0, 0) と(1, 1) である。そして、(a_{11} , a_{13}) を(0, 0) とする外部入力パターン(a, b, c) は、次の論理式

(- ((-a) · (-c))) · (- ((-b) · c)) = a · b + a · (-c) + b · c = 1とするものである。

【0032】論理解析部10は、(a,b,c)の組み合せパターンから、そのような有効な外部入力パターンは (1,*,0) もしくは (*,1,1) であることを判定する (*は0,1) いずれでも良い)である。そして、 G_4 の出力を 1 とする場合の遅延時間の演算はこの二通りのパターンについてのみなされ、ゲート G_4 の遅 10 延時間が求められる。また、ゲート G_4 の入力 (a_{11},a_{13}) を (1,1) とする論理式は、

 $((-a) \cdot (-c)) \cdot ((-b) \cdot c) = 1$ である。この式は(a,b,c) の全てのパターンに対して恒等的に0であるので、 (a_{11},a_{13}) を(1,1) とする外部入力パターンは存在しない。従って、論理解析部10 は上記の論理式を満たす外部入力パターンは存在しないことを判定し、遅延時間判定部12 はそのようなゲート入力パターンについては遅延時間の計算は行わない(x3, 20) 知については後述する(x3, 20) の回路の遅延時間の算出方法の詳る場合については後述する(x3, 20) の出力を(x3, 20) とする場合についても同様に外部入力パターンの有無を判定し、有効なゲート入力パターンについてのみ遅延時間を求める。

【0033】本発明によれば、素子の入力論理パターンについて、実際に発生する有効なゲート入力パターンについのみ遅延時間を求めるので、少ない演算回数で正確な遅延時間を算出することが可能となる。

[0034]

【実施例】本発明の実施例の装置構成を説明する前に, 30 図3を参照して本発明の回路遅延時間演算方法について 説明する。

【0035】図3は本発明の実施例を説明するための回路例である。図3において, G_1 はゲートであって,インバータである。

【0036】 G_2 はゲートであって、ノアゲートである。 G_3 はゲートであって、ノアゲートである。 G_4 はゲートであって、排他的論理回路である。

【0037】A($=a_1$)は外部入力端子(ノード)である。B($=a_6$)は外部入力端子(ノード)である。 $C(=a_3$)は外部端子(ノード)Aの入力である。

【0038】 a_2 , a_4 はゲート G_2 のゲート入力端子 (ノード) である。 a_{10} はゲート G_2 のゲート出力端子 (ノード) である。 a_5 はゲート G_1 のゲート入力端子 (ノード) である。

【0039】 a_8 はゲート G_1 のゲート出力端子(ノード)である。 a_7 , a_9 はゲート G_3 のゲート入力端子(ノード)である。 a_{12} はゲート G_3 のゲート出力端子(ノード)である。

【0040】 a_{11} , a_{13} はゲート G_4 のゲート入力端子 50 (ノード) である。 a_{14} はゲート G_4 のゲート出力端子

(ノード) である。OUT $(=a_{15})$ は外部出力端子である。

【0041】説明を簡単にするために,遅延時間の計算において,各ゲート間の配線時間は1とする。また,入力が変化したときに出力がLからHに変化する遅延をアップ遅延と呼ぶ。入力が変化したとき,出力がHからL に変化する遅延をダウン遅延と呼ぶ。また,インバータ G_1 のアップ遅延は B_1 のアップ遅延は B_2 のアップ遅延は B_3 のアップ遅延は B_4 のアップは B_4 のアップは B_5 がウンは B_5 であるとする。

【0042】以下ノード a_j のアップ遅延を $a_j \uparrow$,ダウンを $a_j \downarrow$ で表すものとする。本発明の装置構成を説明する前に,論理式により有効なゲート入力パターン(有効なノードの論理)を求める場合の遅延時間演算方法について説明する(二分決定グラフによらない場合)。

【0043】外部入力端子A,B,Cから外部出力端子(OUT)までの最大遅延時間を計算する。 a_{15} から入力端子側にパスを辿る。 a_{11} と a_{13} はともに,未処理なので,まず a_{13} を選択する。再び未処理の入力をもつノアゲート G_3 にたどりつく。そこで, a_1 を選択して,さらに溯り,外部入力ノード a_6 に到達する。その遅延時間は0である。 a_1 の遅延時間は a_6 の遅延時間に a_6 a_7 間の配線遅延を加えたものである。

【0044】 a_7 ↑= a_6 ↑+1=1 a_7 ↓= a_6 ↓+1=1である。

【0045】また, ノードa₁ の論理式は,

である。b=1のとき $a_1=1$ であり,b=0のとき $a_1=0$ である。 a_1 のこの論理式もしくは論理条件(真理値表等)を a_1 に対応付けて保持する。

【0046】次は、 a_9 の遅延時間を計算する。 a_9 から溯ると、外部入力ノード a_3 に到達する。ノード a_3 の遅延時間は0 であるから、 a_5 のノードの遅延時間は、 a_3 の遅延時間に配線遅延1 を加えた

 $\mathbf{a}_5 \uparrow = \mathbf{a}_3 \uparrow + 1 = 1$ $\mathbf{a}_5 \downarrow = \mathbf{a}_3 \downarrow + 1 = 1$

a5 の論理式は

С

である。ノード a_5 にこの論理式もしくは論理情報を保持する。

【0047】 さらに,出力側に戻って a_8 の遅延時間を計算する。 a_8 はインバータの出力であるから, a_8 が 1となるのは入力ノード a_5 か0 の時である。この時,入力パターンは c=0 の時であるから,遅延時間は a_8 $\uparrow=a_5$ $\downarrow+8=9$

である。また、 a_8 が 0 となるのは入力ノード a_5 が 1 の時である。この時の入力パターンは c=1 の時である

から, 遅延時間は,

 $a_8 \downarrow = a_5 \uparrow + 6 = 7$

となる。また、 a_8 が 1 となる時の入力パターンは c=0 であるから、論理式は

(-c)

である。ノード a_8 にこの論理式もしくは論理情報を保持する。

【0048】そこで、配線遅延1をアップ遅延とダウン遅延に加えると、

10 $a_{\$} \uparrow = a_{\$} \uparrow + 1 = 10$ $a_{\$} \downarrow = a_{\$} \downarrow + 1 = 8$ $c_{\$} > 0$

【0049】 a_1 , a_9 の遅延時間が得られたので、 a_{12} の遅延時間を計算する。ゲート入力端子(a_1 ,

 a_9) の組合せは(0,0),(1,0),(1,

1), (0, 1) である。 a_9 の論理式は(-c), a_7 の論理式はbである。従って, $a_{12}=1$ とする G_3 の入力側の論理条件は,-(b+(-c))=1である。この式から $a_{12}=1$ とする外部入力パターン(*, 0)

0 1) が求まる。従って a_{12} 个は a_{7} \downarrow と a_{9} \downarrow に各々遅延を加えたものの最大のものとなる。また G_{3} の出力側を0とする入力側の論理条件は,- (b+(-c)) = 0である。その外部入力パターンは(*, 1, *)または(*, *, 0)である。従って a_{12} 个はゲート入力のパターン(1, *)と(*, 1)の遅延の遅いものとなる。

【0050】従って、 $a_{12}\uparrow$ 、 $a_{12}\downarrow$ は次のように求まる。

 a_{12} \uparrow = MAX $(a_7 \downarrow + 10, a_9 \downarrow + 10) = 18$ 30 $a_{12} \downarrow$ = MAX $(a_7 \uparrow + 7, a_9 \uparrow + 7) = 17$ である (但し、MAXは括弧内の値のうち大きい方を選択することを表す)。

【0051】 a_{13} は a_{12} に a_{12} - a_{13} 間の配線遅延時間を加算したものである。即ち、

 $\mathbf{a}_{13} \uparrow = \mathbf{a}_{12} \uparrow + 1$ $\mathbf{a}_{13} \downarrow = \mathbf{a}_{12} \downarrow + 1$

である。

【0052】次に a_{14} の遅延時間を計算する。 a_{14} の論理値が1となる場合について考える。このような出力と40 なる (a_{11} , a_{13}) の組は (0, 0) と (1, 1) である

【0053】 a_{11} , と a_{13} の論理式はそれぞれ(-a)・(-c), (-b)・cと表すことができる。そこで, (0, 0)のパターンを実現する論理式は($-((-a)\cdot(-c))$)・($-((-b)\cdot$

c))

= $(a+c) \cdot (b+(-c))$ = $(a \cdot b) + a \cdot (-c) + b \cdot c = a \cdot (-c) + b \cdot c$

50 であるから

 $a \cdot (-c) + b \cdot c = 1$

とするものである(前述)。

【0054】この関係から、 G_4 の入力が(0 、0)となる組合せは(a 、b 、c) = (1 、* 、0) 、 (* 、1 、1)が求まる(*は0でも1でも良いことを表している)。

【 0 0 5 5 】 一方, G 4 の入力が (1, 1) となる論理 式は

 $(-a) \cdot (-c) \cdot (-b) \cdot c = 1$

である。しかし、 $(-a) \cdot (-c) \cdot (-b) \cdot c$ は 10 どのようなa, b, cの組合せに対しても0であるので、 $(-a) \cdot (-c) \cdot (-b) \cdot c = 1$ となる組合せはなく、 G_4 の入力を(1, 1) とする入力(a, b, c) は存在しない。

【0056】従って、 a_{11} ↑、 a_{13} ↑は考慮する必要がない。 a_{14} のダウン遅延は、

 $a_{14} \downarrow = MAX (a_{11} \downarrow + 7, a_{13} \downarrow + 7) = 25$ と求めるだけで良い。

【0057】仮に、従来のように入力パターンの組合せを考慮しないと、

 $a_{14} \downarrow = MAX (MAX (a_{11} \downarrow + 7, a_{13} \downarrow + 7),$ MAX $(a_{11} \uparrow + 7, a_{13} \uparrow + 7)) = 26$ となる。

【0058】 $a_{14}=0$ となる場合も、同様にして、このような出力値を与える G_4 の入力値は(0, 1)、

(1,0) であり、このようなパターンを与える入力パターンの組合せは(0,*,0)、(*,0,1) である。前者のパターンは $a_{11}=0$, $a_{13}=1$ となり、後者のパターンは $a_{11}=1$, $a_{13}=0$ となる。従って、アップ遅延時間は、次のように求まる。

【0059】 $a_{14} \downarrow = MAX$ (MAX($a_{11} \downarrow + 9$, $a_{13} \uparrow + 9$),MAX($a_{11} \uparrow + 9$, $a_{13} \downarrow + 9$)) = 28である。 a_{15} は a_{14} に配線遅延時間を加えたものであり,出力ノードにおけるアップ遅延は29,ダウン遅延は26が得られる。

【0060】図4は本発明の実施例構成1を示す。図4は論理式もしくは論理情報の記憶により有効なゲート入力パターンを求める場合の構成を示す。図4において、20は制御部であって、各ブロック間のデータの流れを制御するものである。

【0061】21は入力部であって,回路データを読み込んで回路データ記憶部23に書き込むものである。2 2は遅延時間演算手段である。

【0062】23は回路データ記憶部であって,ゲートパラメータ,配線パラメータ,ネットリスト等を保持するものである(図1の回路データ保持手段に相当す

る)。24は配線/ゲート遅延時間記憶部であって,配線遅延時間,ゲート遅延時間等を保持するものである (図1の配線/素子遅延時間保持部に相当する)。

【0063】25はパターン/遅延時間記憶部であっ

て,有効な外部入力パターン,ノードの論理式(もしくは真理値表等の論理情報),ノードの遅延時間等を保持するものである(図1のパターン/遅延時間保持部に相当する)。

【0064】30は配線/ゲート遅延時間計算部であって、回路データ記憶部23に記憶されている回路データ(配線長、配線幅、素子の特性、ゲート幅等)に基づいて、配線遅延時間、ゲード遅延時間を計算するものである。

10 【0065】31はパス解析部であって、回路データに基づいて回路のパスを出力側から入力側にたどり、回路解析を行うものである。32は遅延時間演算部である。

【0066】33は論理解析部であって、論理パターンの解析を行い、有効なゲート入力パターン、外部入力パターンを求めるものである。34は演算部であって、遅延時間を計算するものである。

【0067】35は最大遅延時間判定部であって,最大遅延時間を求めるものである。36は出力部である。図5は本発明の実施例構成1のフローを示す。

20 【0068】S1 配線/ゲート遅延時間計算部30は 配線,ゲートの遅延時間を求め,配線/ゲート遅延時間 記憶部24に格納する。

S 2 パス解析部 3 1 は遅延時間の演算対象とするノード (対象ノード) を求める。

【0069】S3 処理Aを実行する(処理Aは図6参照)。図6は処理Aのフローである。

S1 遅延時間演算部 32において,ノードは外部入力 端子,ゲート端子,ゲート入力端子のどれであるかを判定する。外部入力端子(図 $30a_1$, a_3 , a_6)であ

30 ればS2に進む。ゲート出力端子(図3の a_8 , a_{10} , a_{12} , a_{14})であればS3に進む。ゲート入力端子(a_2 , a_4 , a_5 , a_7 , a_9 , s_{11} , a_{13})であれば,S6に進む。

【0070】S2 外部入力端子であるので、ノードの 遅延時間は0である。

S3 すべてのゲート入力端子の遅延時間は求められているか判定する。求められていればS5に進み,求められていなければS4に進む。

【0071】S4 遅延時間未定の入力端子ノードに対 40 して処理Aを実行する(S6以降の処理)。

S5 ゲート遅延時間のデータからゲート出力端子の遅延時間を計算する(遅延時間の算出の詳細フローは図7で説明する)。

【0072】S6 前段の出力端子の遅延時間は求められているか判定する。求められていればS8に進み、求められていなければS7に進む。

S7 出力端子ノードに対して処理Aを実行する (S3 以降の処理)。

【0073】S8 出力端子の遅延時間に対して配線遅 50 延時間を加算したものをノードの遅延時間とする。図7

10

は本発明のゲート出力端子の遅延時間の計算のフローである(図6のS5の処理)。

【0074】S1 ゲート入力のすべてのパターン(ゲート入力パターン)について以下の処理を行う。

S2 ゲート入力端子の論理値を表す論理集合を求める (論理解析部の処理)。

【0075】S3 すべてのゲート入力端子の論理集合 についてANDをとる(論理解析部の処理)。

S 4 得られた論理集合が空集合か判定する (論理解析 部の処理)。

【0076】S5 遅延時間を計算する (演算部の処理)。

S6 ゲート入力パターンによる出力端子の論理値を求める。出力端子の論理値がH (アップ遅延) であればS 7に進む。出力端子の論理値がL (ダウン遅延) であればS9 に進む。

【0077】S7 出力端子の論理値がHとなるパターンのこれまで得られた最大(もしくは最小)遅延と比較する(最大遅延時間判定部の処理)。最大でなければS1以降の処理を繰り返す。最大であればS8に進む。

【0078】S8 新しい遅延時間を最大(もしくは最小)遅延時間とし、S1に戻る。

S9 出力端子の論理値がLとなるパターンのこれまで得られた最大(最小)遅延と比較する。最大(もしくは最小)遅延でなければS1に戻る。最大(もしくは最小)遅延であればS10に進む。

【0079】S10 新しい遅延時間を最大遅延時間とし、S1に戻る。S1において、ゲートの全てについて処理がなされたら、処理を終了する。図8、図9は二分決定グラフ法により最大遅延時間を計算する方法を示す。

【0080】図8、図9により二分決定グラフ法により 最大遅延時間を計算する方法について説明する。 a 15か ら入力側にパスを溯る。 a」1とa」3はともに、未処理な ので,まずa₁₃を選択する。そして,再び未入力の入力 をもつ二入力ゲート G_3 にたどりつくので、先に a_1 を 選択してさらに溯り、Bに到達する。B ($=a_6$) は入 カノードであり、そのグラフは図8(e)のように表さ れる。遅延時間は 0 である。次に a 7 のグラフを作成す る。 a_1 のグラフは a_6 のグラフに $a_6 - a_7$ 間の配線 遅延を加えたものである。そこで、図8(e)のグラフ の葉の各遅延時間に1を加え、図8(e)のグラフを得 る。a₁ のグラフが得られたので、次はa₉ のグラフを 作成する。ag から遡ると、外部入力ノードag に達す る。ノードa3 のグラフは図8 (c) のように表され る。さらに、出力側に戻って、agのグラフを作る。a g はインバータの出力であるから,入力ノードのa5 の グラフの理論値を入れ換えたものが、 ag のグラフとな る。また、遅延はそれぞれの遅延にインバータの遅延を 加算したものである(図8(g))。

【0081】 $a_8 \uparrow = a_5 \downarrow + 8 = 9$ $a_8 \downarrow = a_5 \uparrow + 6 = 7$ を求め、図8(e)のグラフを得る。

【0082】さらに、配線遅延1をアップ遅延、ダウン遅延に加えると a_9 のグラフが得られる(図9

12

(h))。こうして、 \mathbf{a}_1 と \mathbf{a}_3 のグラフが得られたので、ゲート \mathbf{G}_3 の入出力論理を考慮して \mathbf{a}_{12} のグラフを作成する。作成されるグラフは図9の(\mathbf{k}) のようになる。ここで遅延は、

10 $a_{12} \uparrow = MAX (a_7 \downarrow + 10, a_9 \downarrow + 10) = 18$ $a_{12} \downarrow = MAX (a_7 \uparrow + 7, a_9 \uparrow + 7) = 17$ で計算される。 a_{13} のグラフは a_{12} のグラフに配線遅延を加えたものである。そこで,図9 (1) のグラフを得る。 a_{13} が得られたので,次に a_{11} のグラフを求める。 a_{11} も a_{13} 同様にして計算すると,図9 (j) のグラフが得られる。 a_{14} は a_{12} と a_{14} のグラフに配線遅延を加えたものである。そして,図9 (nのグラフが得られる。遅延時間は,

 $a_{14} \downarrow = MAX \ (a_{11} \downarrow + 7, \ a_{13} \downarrow + 7) = 25$ $0 \ a_{14} \uparrow = MAX \ (MAX \ (a_{11} \downarrow + 9, \ a_{13} \uparrow + 9)) = 28$ $C \neq 5$

【0083】 a_{15} は a_{14} のグラフに配線遅延を加えたものである。そして、図9(n)のグラフが得られる。こうして、出力ノード a_{15} におけるアップ遅延は29,ダウン遅延は26が得られる。

【0084】図10,図11,図12は本発明の二分決定グラフ法による場合のアルゴリズムである。図10(a)はノードのデータ構造の定義である。

30 【0085】 vertexはノードであって、high はHの論理値を持つ枝につながるノードを定義し、lowはLの論理値を持つ枝につながるノードを定義する。delay(延時間)は実数であることを定義する。

【0086】図10(b)以降,図11,図12は,二入力ゲートにおけるグラフ作成アルゴリズム(最大遅延の場合)である。図11において,51は最大遅延を求める処理である(例えば,図14の演算を行うものである(後述))。

【0087】52はグラフを求める処理である。53は40 メインルーチンである。メインルーチン53において、処理60により図10の処理62以降の処理を行う。そして、その処理が全てなされると処理61により図12の処理63以降のリダクションの処理を行う。

【0088】図12において,54はリダクションの処理である。55は最大遅延を選択する処理であって,葉をリダクションするときにそれぞれの保持する最大リダクションのうち最大のものを選択する処理を行う。

【0089】図13は本発明のグラフ法による場合のアルゴリズムにおける<op>の意味の説明図である。<50 op>はゲートの演算を表し,ANDゲートの場合は,

A < op>Bは図示の論理を演算する。 <math>Xは 1 もしくは 0 のいずれでも良いことを表す。

【0090】図14は本発明のグラフ法による場合のアルゴリズムにおける<delayop>の意味の説明図である。<delayop>はゲート出力の遅延時間を計算する演算子を表す。図はANDゲートの場合の演算論理を示す。

【0091】A・value, B・valueともに、1の場合は出力は1であるので、A側のdelayとB側のdelayの大きい方を遅延とする。A側のdelayはA端子のゲートにおけるdelayとその時の出力側のアップ遅延 α_A 个の和であり、B側のdelayはB端子のゲートにおけるdelayとその時の出力側のアップ遅延 α_B 个の和であるので、その大きい方を選択する。

【0092】以下同様に、他の入力論理の場合は図示の論理の演算を行う。図15は本発明のグラフ法のアルゴリズムのフローチャートである。図15(a)はメインルーチンの処理である(図11053参照)。

【0093】S1 グラフG1とG2に対して処理1 (apply-step)を適用する。

S2 得られたグラフに対して処理2を行う (redu ce)。

【0094】図15(b)は最大遅延を求める処理であって、処理1(apply-step)である。

S1 新しいノードを作成する。

【0095】S2 グラフG1とグラフG2のルートノード (v1およびv2) の値 (va1ue) に対して演算<op>を行い、新規ノードの値とする。

S3 値がX(図13,図14のXと異なる)でなければ、S5に進み、XであればS4に進む。

【0096】S4 グラフの作成処理をする(図16参照)。

S5 新規ノードのインデックス (index) にn+1を代入する。

S6 グラフG1とグラフG2のルートノード (v1およびv2) に対して演算<de1ayop>を行って、遅延時間を計算する。

【0097】図16は本発明のグラフ法における場合の アルゴリズムのフローチャートであって、図15のS4 の処理である。

S1 v1とv2を比較する。v1のindex<v2 のindexであればS2に進み、v1のindex= v2のindexであればS3に進み、v1のinde x>v2のindexであればS4に進む。

【0098】S5 v1のインデックス (index) を新規ノードのインデックス (index) とする。

S6 v2のインデックスを新規ノードのインデックス (index) とする。

【0099】S7 vlow1とvhigh1をルート

とするグラフ処理1 (apply-step) を適用し、できたグラフを新規ノードの右枝(low)におさめる。

S8 vlow2とvhigh2をルートとするグラフ 処理1 (apply-step)を適用し、できたグラフを新規ノードの左枝 (high) におさめる。

【0100】図17は本発明のグラフ法のアルゴリズム におけるリダクションの処理のフローチャートである。 S1 左右の枝(lowとhigh)が同一ノードを指 10 しているノードを削除する。

【0101】S2 グラフの中のノードのうち左右の枝が互いに同じノードを指しているノードの組を検索し、存在しなければ、終了する。

S3 存在すれば、これらのノードをひとつにまとめる。

【0102】S4 これらのノードが葉(terminal node)ならば、これらのノードの遅延時間のうち最大(最小)のものを新しいノードの遅延時間とする。

20 [0103]

【発明の効果】本発明によれば、実際には生じない無駄なゲート入力のパターンは計算しないので回路の最大遅延時間もしくは最小遅延時間を正確に計算できるとともに、処理が高速化される。また、二分決定グラフ法を利用した場合には、各ノードの入力パターンの解析を高速に行うことができ、正確な遅延時間を高速に算出する。

【図面の簡単な説明】

【図1】本発明の基本構成を示す図である。

【図2】二分決定グラフ法の説明図である。

30 【図3】回路例を示す図である。

【図4】本発明の実施例構成1を示す図である。

【図5】本発明の実施例構成1のフローを示す図である。

【図6】本発明の処理Aのフローを示す図である

【図7】本発明の出力端子の遅延時間の計算のフローを示す図である。

【図8】二分決定グラフ法により最大遅延時間を計算する方法(実施例2)を示す図である。

【図9】二分決定グラフ法により最大遅延時間を計算す 40 る方法(実施例2)を示す図である。

【図10】本発明のグラフ法による場合のアルゴリズム を示す図である。

【図11】本発明のグラフ法による場合のアルゴリズムを示す図である。

【図12】本発明のグラフ法による場合のアルゴリズムを示す図である。

【図13】本発明のグラフ法による場合のアルゴリズム の説明図である。

【図14】本発明のグラフ法による場合のアルゴリスム 50 の説明図である。

14

【図15】本発明のグラフ法のアルゴリズムのフローチ ャートを示す図である。

【図16】本発明のグラフ法による場合のアルゴリズム のフローチャートを示す図である。

【図17】本発明のグラフ法による場合のアルゴリズム のフローチャートを示す図である。


【図18】従来の遅延時間算出方法の説明図である。

[0122] 【符号の説明】

1:回路遅延時間演算装置

【図1】

本発明の基本構成



【図3】

1':入力部

2:配線/素子遅延時間保持部

3:回路データ保持部

4: 遅延時間演算部

5:出力部

10: 論理解析部

11:演算部

12:最大もしくは最小遅延時間判定部


13:パターン遅延時間保持部

10

【図2】


16


ニ分決定グラフ法の説明図



【図5】

本発明の実施例構成1のフロー






【図4】


本発明の実施例構成1

【図6】




【図8】

二分決定グラフ法により最大遅延時間 を計算する方法 (実施例2)




(図7) 出力端子の遅延時間の計算のフロー




【図9】

二分決定グラフ法により最大遅延時間 を計算する方法(実施例2)




本発明のグラフ法による場合のアルゴリズムの説明図



【図10】

本発明のグラフ法による場合のアルゴリズム



law, high : vertex;

Index: 1..n+1:

value: (0, 1, x);


ノードのデータ構造の定義 type vertex = record

3

delay:real number

【図11】

【図12】





【図15】

本発明のグラフ法のアルゴリズムのフローチャート


【図17】

本発明のグラフ法による場合のアルゴリズムのフローチャート






【図16】 本発明のグラフ法による場合のアルゴリズムのフローチャート



【図 1 8 】 従来の遅延時間算出方法の説明図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: ______

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.